Tenqual homeBrowse public tender search
TED

Prestations de layout de circuits intégrés analogiques et mixtes

CEA GrenobleFrance

Purchaser

CEA Grenoble

Country

France

Notice published

22 Jan 2026

Tenqual indexed

24 Jan 2026

Closing date

Not listed

Source ID

Docs found

Create a free account to save this tender

Save this notice and create a tender alert for similar public opportunities.

  • Create one free tender alert.
  • See a short explanation of why each tender matches.
  • Upgrade later when you want help planning and writing the bid.

Tender summary

Les prestations confiées au titulaire seront des prestations de layouts de blocs analogiques et mixtes. Ces blocs seront décrits sous forme de schémas annotés disponibles dans une base de données Cadence au démarrage de la tâche. Une base de données de circuit intégré rassemble notamment tous schémas constituant le circuit, organisés de façon hiérarchique. L’implémentation physique de ces schémas va se faire en plusieurs étapes et selon plusieurs granularités. On peut les décrire ainsi : Layout d’un schéma de bloc : - Analyse du schéma : o Identification des points sensibles, des contraintes topologiques, des précautions d’implémentation à prendre o Proposition d’un floorplan du bloc et évaluation de la surface - Réalisation du layout : o Placement et connexion des composants o Proposition de modification mineure schéma si pertinent - Réalisation des vérifications : o DRC o LVS A l’issue des étapes de layout, des vues schémas intégrant les éléments parasites induits par l’implémentation physique sont extraites et simulées par les concepteurs CEA pour valider l’adéquation du layout avec la performance attendue. En cas de performances insuffisantes, une reprise pour optimisation du layout peut être demandée. Layout d’assemblage de blocs entre eux en macro-blocs : les étapes sont sensiblement les même que pour les blocs unitaires, (analyse, layout, vérifications), mais à un niveau de hiérarchie supérieur. La complexité de ces assemblages dépend du nombre des signaux d’interface, des contraintes topologiques diverses (contraintes d’alimentations, d’isolation, de limites de surfaces…) Layout d’assemblage TOP : Il s’agit de faire l’assemblage aux plus hauts niveaux du circuit, entre les plots (souvent organisés en couronne), et les macro-blocs de plus haut niveau. Cet assemblage est très différent si le TOP du circuit est dit « numérique » ou « analogique ». Les assemblages TOP considérés pour les tâches de layout seront uniquement des TOP analogiques.

What to check before bidding

  • Issued by CEA Grenoble.
  • Located in France.
  • Source notice 48165-2026 on TED.
  • Notice published 22 Jan 2026; Tenqual indexed it 24 Jan 2026.
  • No closing date is listed yet.
  • Create a free tender alert to catch similar opportunities before the deadline pressure starts.